岗位职责：
1.负责数字设计的后端工作，包括Floor-plan power planning Place CTS and Route，STA等。
2.与前端设计人员合作，优化设计实现的时序面积功耗，并执行静态时序分析。
3.优化和验证流片的版图（包括RC提取，ECO，DRC，LVS）。
4.功率，IR drop分析和优化，面积和寄生布局优化，芯片尺寸优化。
5.静态时序分析（Prime Time）和setuphold修正。
6.Formality。
7.根据需求生成填充结构。
任职要求：
1.电子、微电子等专业硕士学历，3年的后端设计流程（APR）经验，有SOC流片经验。
2.熟悉数字电路的版图设计方法与技巧，能高质量独立完成大规模的模拟数字版图设计，有先进工艺设计经验者优先。
3. 精通基于Cadence后端设计flow或synopsys后端设计流程在Synopsys Cadence自动物理实现工具和流程（IC-Compiler Astro SOC-Encounter Milky-way Star-RCX）方面经验丰富。
4.使用一种或多种脚本语言（Perl，TCL或Shell）的经验可以自动重复使用流程。
5.有40nm流片经验的优。