江苏思特威
数字IC设计工程师18万 - 36万 上海 | 1-3年 | 本科及以上 | 全职
职位福利:年终奖金,五险一金,福利好,成长空间大
发布时间:2020-10-09 发布者：Judy Jiang 投递简历
描述：
工作地点：上海
岗位职责
1. 定义和设计模块结构并编写design spec及test plan；
2. 使用verilog编写rtl级代码，并完成仿真验证；
3. 搭建FPGA测试平台进行芯片级测试验证；
4. 进行数字模块的芯片综合，时序分析及后仿真；
5. 编写完整的设计和验证报告。
任职要求
1. 电子类相关专业，硕士及以上学历；
2. 熟悉Linux操作系统和Cadence软件；
3. 熟练掌握Verilog数字电路硬件编程语言；
4. 熟悉整个IC设计流程，有数字电路设计项目经验则佳；
5. 熟悉FPGA验证平台，有数字图像处理经验的优先考虑。