岗位职责：负责上海分公司ASIC/SoC产品后端设计相关工作：
1、搭建综合平台，制定时序收敛相关流程及标准。
2、负责全芯片的时序约束，综合，STA，FV，timing fix工作。
3、与物理设计和前端团队协作，完成时序收敛及综合网表提交工作。
4、辅助DFT工程师，完成DFT网表提交工作。
5、 负责数模混合IP及数字标准单元IP的时序建模工作。
任职要求：
1、 微电子/通信/计算机等相关专业，本科及以上学历。
2、3年以上大型SOC后端工作经验，至少在40nm及以下的工艺节点有2款芯片的成功tapeout经验，具备数模混合芯片SOC顶层的后端时序分析经验更佳。
3、精通STA Flow和Formal Flow，熟悉Synopsys/Cadence等公司专业的综合、STA工具，并熟练掌握UNIX/LINUX操作系统及Perl/Tcl等脚本语言。
4、了解SOC前后端设计流程，具有丰富的综合、STA和timing fix经验。
5、了解DFT Flow或者物理设计更佳。
6、具有良好的团队精神和沟通技巧。
7、具有严谨务实的科学作风和优秀的质量/成本意识。
8、具有良好的职业道德操守和敬业精神，遵守国家法律及企业相关政策规定。