北京晟德微集成电路科技有限公司
PLL集成电路设计工程师50万 - 60万 北京 | 工作经验不限 | 硕士及以上 | 全职
职位福利:参与具有挑战性的前沿电路设计
发布时间:2021-04-14 发布者：senardmicro 投递简历
描述：
1） PLL系统级设计，包括Phase Noise指标预算，行为级建模仿真等；
2） 各电路子模块设计，包括Charge pump, Divider, VCO, LPF，DSM等
要求：
1） 扎实的理论基础；
2） 实际产品量产经验；
3） 熟练使用Matlab，Cadence等仿真工具；
4） 对TRX系统架构有一定了解，能参与系统技术方案规划；
5） 指导版图工程师layout；
6） 熟练掌握各种测试仪器；