职位描述：
1.完成full chip从netlist到GDSII的全流程工作，包括PR,PV, ECO, IR/EM analysis, STA signoff
2.同前端，RF team合作，完成芯片PPA的优化工作
3.参与新工艺的选型研究工作

任职要求：
1.精通基于Cadence或Synopsys的后端设计全流程
2.熟悉后端流程中的各类库文件，工艺文件. 具有相关问题的debug能力
3.精通基于UPF的 low power后端实现流程. 有多电源域,电压域的低功耗项目经验
4.能独立完成数模混合SOC 的PR、PV工作
5.包括PMIC macro, RF macro, 第三方IP, digital top的集成及客制化工作
6.Full chip floorplan, power plan, CST, IR/EM analysis, timing sign-off, PV sign-off(包括DRC, LVS, ERC etc).
7.熟练使用一种或多种脚本语言（Perl，TCL或Shell）
8.参与过工艺选型，有先进工艺成功流片经验
9.具有严谨，务实的工作态度 主动性强 能独立按时完成项目任务
10.乐观向上，具备良好的人际关系