职位描述：
1. CAD-flow/EDA工具开发，部署，验证，支持内存BIST/repair, Scan, Boundary Scan, ATPG等
2. 为生产设计、实现和验证测试体系结构
3. 在试验室/硅上调出测试载体
4. 分析并完成ATPG覆盖目标
5. 分析并提出对于给定的SoC、核、块等所能达到的最佳压缩
6. IDDQ约束的生成和验证

技能要求：
1. 8年以上CAD-flow/EDA-Tool开发，部署和支持经验，特别是在高级流程节点(16,12,7nm等)，适用于计算密集型或数据密集型平台的大嵌入式内存和高速IOs，如高端智能手机芯片，数据中心，人工智能训练/推理
2. 良好的动手能力
3. 对开发的时间限制有很好的理解
4. 对使用Ptpx/powerartist/conformal低功耗的低功耗和功耗模拟有良好的理解
5. 熟练使用Shell/Makefile/Tcl/Perl/python语言编写脚本
6. 良好的故障模型知识理解能力
7. 在DFT流程开发(Memory BIST/BISR, SCAN, Boundary SCAN, ATPG, Logic BIST, compression等)，高速测试，覆盖分析，过渡延迟测试覆盖分析，Verilog / RTL / STA /仿真验证流程等方面有深入的知识和实践经验。
8. 有生成/模拟测试向量和ATE调试/支持的经验
9. 在RTL lint工具(如spyglass)和ATPG工具(如TK,TetraMax)中具有等效性检查和DFT DRC规则的经验
10. 具备从规范、pre-Si、post-Si和商业化的现代SoC设计流程的所有阶段的经验; 包括整个芯片开发周期，横跨架构，实现，提出经验。
11. 具备以下一种或多种设计经验:高速接口(如PCIe Gen4, USB 3.1, LPDDR4/GDDR5 DRAM控制器)，高端CPU/GPU/AI加速器，大型本地SRAM, NoC, DVFS/AVS和多电压域设计，分箱等。
12. 具备Synopsys, TetraMax/DFTMax的工作经验
13. 有优化产量的经验
专业：工程或相关领域。