作为进迭时空CPU架构与开发团队的一员，你会参与面向多种应用场景的自研RISC-V处理器内核的建模、微架构设计与实现。
1.探索最前沿的RISC-V发展与趋势，包括RVI社区的进展、学术和工业界的成果、客户需求的变化与趋势，以及业界优秀的工程实践方法；
2.研究和归纳主流应用和benchmark程序的特性，通过建模、仿真和原型验证等方法分析性能瓶颈的关键因素，主导微架构的创新、优化与设计；
3. 负责进迭时空RISC-V处理器内核新feature的微架构定义和RTL设计，参与从微架构到RTL级实现的完整流程；
4. 提高进迭时空RISC-V处理器内核的功耗，性能和面积（PPA）指标。

任职要求：
满足任意一项： 
1. 计算机系统结构，计算机、微电子专业、电路与系统、通信、人工智能等相关专业，计算机体系结构或微电子方向有理论基础扎实，具有一定工程和编码能力，同时具备研究与创新能力；
2. 熟悉RISC-V（或Arm）通用处理器指令集与微架构，cache算法与微架构，分支预测算法与微架构等，有相关经验优先；
3. 熟悉业界常用的片上互联NoC技术和片间互联协议，对存储介质有一定的研究，熟悉多核处理器Cache原理、结构及数据一致性；
4. 熟悉Gem5或其他微架构仿真器，有建模和仿真经验者优先；
5. 熟悉硬件模块的设计（Verilog, SystemVerilog,Chisel等），有CPU或DSP处理器设计或验证经验优先。